### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平10-232834

(43)公開日 平成10年(1998) 9月2日

| (51) Int.Cl. <sup>8</sup> | 14 - 11 | 識別記号  | F.I  |       | •       |
|---------------------------|---------|-------|------|-------|---------|
| G06F                      | 12/08   |       | G06F | 12/08 | W       |
|                           |         |       |      |       | G       |
|                           | 9/46    | 3 4 0 |      | 9/46  | 3 4 0 B |

## 審査請求 未請求 請求項の数10 OL (全 11 頁)


| (21)出願番号      | 特願平10-19476            | (71)出顧人 | 595008364            |
|---------------|------------------------|---------|----------------------|
| (00) (1) FS T | W-P10 & (1000) 1 H00 B |         | エスジーエス・トムソン、マイクロエレク  |
| (22)出顧日       | 平成10年(1998) 1月30日      |         | トロニクス、リミテッド          |
|               |                        |         | SGS-THOMSON MICROEL  |
| (31)優先権主張番号   | 9701960.8              |         | ECTRONICS LTD.       |
| (32)優先日       | 1997年1月30日             |         | イギリス国プリストル、アーモンズベリ   |
| (33)優先権主張国    | イギリス (GB)              |         | ー、アズテック、ウエスト、1000    |
| (31)優先権主張番号   | 9725437. 9             | (72)発明者 | アンドルー、クレイグ、スタージス     |
| (32)優先日       | 1997年12月1日             |         | イギリス国パース、ギニア、ランド、12エ |
| (33)優先権主張国    | イギリス (GB)              |         | 1                    |
|               |                        | (72)発明者 | デイビッド、メイ             |
|               |                        |         | イギリス国プリストル、クリフトン、イー  |
|               |                        |         | トン、クレスント、9           |
|               |                        | (74)代理人 | 弁理士 佐藤 一雄 (外3名)      |
|               |                        |         |                      |

# (54) 【発明の名称】 キャッシュメモリを作動する方法およびコンピュータシステム

### (57)【要約】

【課題】 複数の並行処理を実行するプロセッサに対してより大きな予測可能性のあるキャシング動作をもたらすキャッシュシステムを提供すること。

【解決手段】 キャッシュメモリを、それぞれキャッシュメモリに項目を保持するためのアドレス指定可能な複数の記憶位置を有する複数のキャッシュ区分に分割し、キャッシュ区分のどれが当該処理の実行で使用するための項目を保持するために使用されるべきであるかを識別する区分表示子を各処理に割り当て、プロセッサが現在の処理の実行中に主メモリからの項目を要求し、かつこの項目がキャッシュメモリに保持されていない場合に、その項目を主メモリからフェッチし、かつ識別されたキャッシュ区分のアドレス指定可能な複数の記憶位置の中の1つにロードする。



#### 【特許請求の範囲】

【請求項1】それぞれ命令のシーケンスを含む複数の処理を実行可能であるコンピュータのプロセッサと主メモリとの間に配置されたキャッシュメモリを作動する方法において、

前記キャッシュメモリを、それぞれキャッシュメモリに 項目を保持するためのアドレス指定可能な複数の記憶位 置を有する複数のキャッシュ区分に分割するステップ レ

前記キャッシュ区分のどれが当該処理の実行で使用するための項目を保持するために使用されるべきであるかを 識別する区分表示子を各処理に割り当てるステップと、 前記プロセッサが現在の処理の実行中に主メモリからの 項目を要求し、かつこの項目が前記キャッシュメモリに 保持されていない場合に、その項目を主メモリからフェッチし、かつ識別されたキャッシュ区分のアドレス指定 可能な複数の記憶位置の中の1つにロードするステップ とを含むことを特徴とする、キャッシュメモリを作動する方法。

【請求項2】現在実行されている現在処理のための前記 区分表示子をメモリに保持するステップを有することを 特徴とする請求項1に記載の方法。

【請求項3】新しい処理が前記プロセッサによって実行されるべきある場合、この新しい処理に割り当てられた新しい区分表示子が前記メモリにロードされることを特徴とする請求項2に記載の方法。

【請求項4】前記現在処理のための区分表示子を保持するメモリが前記処理についての状態情報をも保持する処理状態メモリであることを特徴とする請求項2または3に記載の方法。

【請求項5】前記区分表示子が前記処理のためのグループ識別子に含まれ、前記グループ識別子が前記処理のためのアドレス空間を識別することを特徴とする請求項1、2または3に記載の方法。

【請求項6】前記プロセッサが仮想ページ番号およびラインインページ番号を含むアドレスを発し、かつアドレス変換バッファが前記仮想ページ番号を、主メモリをアクセスする実ページ番号に変換するために備えられ、前記アドレス変換バッファが、前記グループ識別子をも受け取り、それから前記現在処理のための区分表示子を得ることを特徴とする請求項5に記載の方法。

【請求項7】各キャッシュ区分のアドレス指定可能な記憶位置数が変更可能であることを特徴とする請求項1ないし6のいずれかに記載の方法。

【請求項8】それぞれが一連の命令を含み、現在実行されている現在処理のための区分表示子を保持する処理状態メモリを含んでいる複数の処理を実行するためのプロセッサと、

主メモリと、

それぞれ処理の実行中のプロセッサによって使用するた

めに前記主メモリからフェッチされる項目を保持するアドレス指定可能な複数の記憶位置を含む一連のキャッシュ区分を有するキャッシュメモリと、

前記主メモリから項目をフェッチし、この項目を前記アドレス指定可能な記憶位置のキャッシュメモリにロードするように構成され、現在処理と関連して処理状態メモリに保持された区分表示子に応じ前記項目をロードする前記アドレス指定可能な記憶位置の中の1つを選択するキャッシュ取り替え機構とを備えたことを特徴とするコンピュータシステム。

【請求項9】前記区分表示子が前記処理のためのアドレス空間を識別する各処理のためのグループ識別子に含まれていることを特徴とする請求項8に記載のコンピュータシステム。

【請求項10】前記プロセッサが、仮想ページ番号およびラインインページ番号を含むアドレスを発し、かつ前記システムが前記仮想ページ番号を、主メモリをアクセスする実ページ番号に変換するアドレス変換バッファを備え、前記アドレス変換バッファが、前記グループ識別子をも受け取り、それから前記現処理のための区分表示子を得るように作動できることを特徴とする請求項9に記載のコンピュータシステム。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プロセッサとコン ピュータの主メモリとの間で作動するキャッシュシステム、特に複数の並行処理を実行することができるプロセッサに関するものである。

#### [0002]

【従来の技術】当該技術分野で周知のように、キャッシュメモリは、ある種のデータおよびコードへのアクセス待ち時間を減少させ、このデータおよびコードのために使用されるメモリバンド幅を減少させるようにコンピュータシステムにおいて使用されている。キャッシュメモリは、メモリアクセスを遅らせ、統合し、再配列することができる。

【0003】キャッシュメモリは、コンピュータのプロセッサと主メモリとの間で作動する。プロセッサで実行するプロセスによって要求されるデータや命令は、この処理を実行している間、キャッシュに保持することができる。キャッシへのアクセスは、通常、主メモリへのアクセスよりも非常に高速である。プロセッサがキャッシュメモリに必要なデータ項目あるいは命令を置かなければ、プロセッサは、それを引き出すために主メモリを直接アクセスし、要求されたデータ項目あるいは命令はキャッシュにロードされる。キャッシュメモリを使用し、取り替えをするためのいろいろな公知のシステムが存在する

【0004】実時間システムのキャッシュを当てにするために、キャッシュの動作は予測できる必要がある。す

なわち、キャッシュにあることが予想される特定のデータ項目あるいは命令が実際そこにあることに関して適度の確実度がある必要がある。大部分の既存の取り替え機構は、要求されたデータ項目あるいは命令をキャッシュに入れようと通常、常に試みている。これを行うために、この機構はキャッシュから他のデータ項目あるいは命令を削除しなければならない。これは、後で使用するためにそこにあることが予想される、削除項目を生じ得る。これは、特に、多重タスクプロセッサ、あるいは割り込み処理あるいは他の予測不可能な処理を実効しなければならないプロセッサの場合である。

#### [0005]

【発明が解決しようとする課題】本発明の目的は、複数の並行処理を実行するプロセッサに対してより大きな予測可能性のあるキャシング動作をもたらすキャッシュシステムを提供することにある。

### [0006]

【課題を解決するための手段】これに関しては、並行処 理は、共有プロセッサによるが必ずしも同時に実行され ない処理であるとみなされる。すなわち、第1の処理は 実行し始め、何らかの理由で割り込むことができる。そ れから、プロセッサは、第2の処理を実行し始めるが、 . 第1の処理が再び、あるいは何らかの他のプロンプトに 応じていつでも実行できるようになったときに、第2の 処理にいつでも割り込みできるようになっている。これ は処理ハンドラによって管理される。第1の処理に関連 したデータや命令が、第2の処理が実行している間にキ ャッシュから追い出されないことが重要である。反対 に、第2の処理は、実行している間、キャッシュにアク セスすることができることが有用である。例えば、2つ の処理、すなわち処理Aおよび処理Bが1つのCPUで 同時に実行している図8に示された場合を考察する。 処 理Aは最初にスケジュールされ、それがCPUを保有し ている間、そのCPUは、データキャッシュをその専用 のデータで完全に満たすことができ、処理Bのためのデ ータキャッシュに入れられたいかなるデータをも追い出 す。それから、制御は処理Bのためにスワッピングし、 そのときデータキャッシュの状態を無効にし、処理Aの データの全てを取り除き、その専用のキャッシュに入れ る。データキャッシュ状態のこのデータのピンポンは、 並行処理との間で共有しており、しばしば性能上、有害 である。

【0007】請求項1に係る発明は、それぞれ命令のシーケンスを含む複数の処理を実行可能であるコンピュータのプロセッサと主メモリとの間に配置されたキャッシュメモリを作動する方法において、キャッシュメモリを、それぞれキャッシュメモリに項目を保持するためのアドレス指定可能な複数の記憶位置を有する複数のキャッシュ区分に分割するステップと、キャッシュ区分のどれが当該処理の実行で使用するための項目を保持するた

めに使用されるべきであるかを識別する区分表示子を各処理に割り当てるステップと、プロセッサが現在の処理の実行中に主メモリからの項目を要求し、かつこの項目がキャッシュメモリに保持されていない場合に、その項目を主メモリからフェッチし、かつ識別されたキャッシュ区分のアドレス指定可能な複数の記憶位置の中の1つにロードするステップとを含むことを特徴とするものである。

【0008】区分表示子を各処理に割り当てることによって、プロセッサで同時に実行している処理は、各々の他のデータや命令をキャッシュメモリから追い出すことが防止される。すなわち、例えばプロセッサで実行している第1の処理に割り当てられたキャッシュ区分はその後の第2の処理によって上書きすることができない。その代わりに、第2の処理は、それに割り当てられたそれの専用のキャッシュ区分を有する。一旦第1の処理が完全に完了すると、第1の処理に割り当てられたキャッシュ区分はそれから他の処理に割り当てることができるように、区分表示子を処理に割り当てることを変えることができることはもちろん好ましい。

【0009】処理の要求に応じて、2つ以上のキャッシュ区分を処理に割り当てるか、あるいはキャッシュへの 処理アクセスをともかく否定することができる。

【0010】本発明の実施の形態においては、実行されている現在処理のための区分表示子は、処理についての状態情報をも保持する処理状態メモリに保持されている。これは、ここではスレッド状態ワードレジスタと呼ばれている。新しい処理がプロセッサによって実行されるべきである場合、新しいスレッド状態ワードは、この処理に割り当てられた新しい区分表示子とともにメモリにロードされる。

【0011】区分表示子は、処理のためのグループ識別子の中に含むことができ、グループ識別子は処理のためのアドレス空間を識別する。仮想アドレス指定方式では、プロセッサは、仮想ページ番号およびページ番号のラインを含むアドレスを発し、アドレス変換バッファは、仮想ページ番号を主メモリをアドレス指定する実ページ番号に変換するために備えられている。このように、アドレス変換バッファは、グループ識別子も受け取り、処理に割り当てられた仮想アドレス空間に応じて現在処理のための区分表示子をそこから得ることができる。

【0012】アドレス指定された項目のラインインページ番号は、項目が置かれるべきキャッシュ区分内のアドレス記憶位置を識別するために使用することができる。すなわち、各キャッシュ区分は直接マッピングされる。ラインインページ番号として項目アドレスのエンドビットであるが、適当なビットのセットに他ならない全てを使用することは必要ないことは明らかである。これらは、通常、アドレスの最下位の終わりに近い。

【0013】1つあるいはそれ以上のキャッシュ区分を 処理に割り当てることができる。

【0014】このシステムは、キャッシュメモリからの項目を、前記項目の主メモリのアドレスに従って、かつ項目がキャッシュメモリに保持されるキャッシュ区分に関係なくアクセスするキャッシュアクセス回路を含み得る。すなわち、区分表示子は、取り替えで使用されるだけで、ルックアップでは使用されない。このように、キャッシュされる項目は、たとえこのキャッシング後にこの区分が異なるアドレス空間に関連した処理に今すぐ割り当てられるとしても、その区分から引き出すことができる。

【0015】請求項8に係る発明は、それぞれが一連の 命令を含み、現在実行されている現在処理のための区分 表示子を保持する処理状態メモリを含んでいる複数の処 理を実行するためのプロセッサと、主メモリと、それぞ れ処理の実行中のプロセッサによって使用するために主 メモリからフェッチされる項目を保持するアドレス指定 可能な複数の記憶位置を含む一連のキャッシュ区分を有 するキャッシュメモリと、主メモリから項目をフェッチ し、この項目をアドレス指定可能な記憶位置のキャッシ ュメモリにロードするように構成され、現在処理と関連 して処理状態メモリに保持された区分表示子に応じ項目 をロードするアドレス指定可能な記憶位置の中の1つを 選択するキャッシュ取り替え機構とを備えたことを特徴 とするコンピュータシステムを要旨とするものである。 【0016】各処理は、共有ページ番号内部に主メモリ のアドレスに保持された2つ以上の命令シーケンスを含 むことができる。キャッシュ区分は、各キャッシュ区分 を主メモリの特定の処理のページ番号に関連付けること によって処理に割り当てることができる。これは、我々 の以前の英国特許出願第9701960.8号明細書に 記載されている。

【0017】代替例として、区分表示子は、スレッド状態ワードレジスタに保持し、キャッシュ取り替え機構に直接供給することができる。

【0018】各キャッシュ区分におけるアドレス指定可能な記憶位置の数は変更可能でありうる。さらに、ページ番号に対するキャッシュ番号の関連性は、変更可能でありうると同時に、これらのページ番号を使用するプロセスはプロセッサによって実行される。

【0019】以下に記載する発明の実施の形態は、他の区分に入れられる他のデータのページからのキャッシュラインから読み出すかあるいはこのキャッシュラインに書き込むことによって予想できない追い出しからキャッシュの内容を保護するキャッシュシステムを示している。この実施の形態は、キャッシュの内容を予測できるシステムも提供する。

[0020]

【発明の実施の形態】図1は、キャッシュシステムを組

み込むコンピュータのブロック図である。コンピュータ は、主メモリ6から項目をアクセスするためのアドレス バス4および項目をCPU2に戻すためのデータバス8 に接続されているCPU2を備えている。データバス8 はここではデータバスと呼ばれているが、この項目がC PUによる実行のための実際のデータあるいは命令を構 成しようが構成しまいが、これは主メモリ6からの項目 の戻りのためであることが理解される。ここに記載され ているシステムは命令キャッシュおよびデータキャッシ ュの両方で使用するのに適している。公知であるよう に、別個のデータキャッシュおよび命令キャッシュがあ ってもよいし、あるいはデータキャッシュおよび命令キ ャッシュは結合されてもよい。ここに記載されたコンピ ュータでは、アドレス指定方式はいわゆる仮想アドレス 指定方式である。アドレスは、ページアドレスのライン 4 aおよび仮想ページアドレス4 bに分割される。仮想 ページアドレス4bはアドレス変換バッファ (TLB) 10に供給される。ページアドレスのライン4aはルッ クアップ回路12に供給される。アドレス変換バッファ 10は、仮想ページアドレス4bに基づいて変換された 実ページアドレス14をルックアップ回路12に供給す る。ルックアップ回路12は、アドレスバスおよびデー タバス16,18を介してキャッシュアクセス回路20 に接続されている。さらに、データバス18は、主メモ リ6からのデータ項目あるいは命令のためのものであっ てもよい。キャッシュアクセス回路20は、アドレスバ ス24、データバス26およびキャッシュメモリ22の ための置換情報を転送する制御バス28を介してキャッ シュメモリ22に接続されている。取り替えエンジン3 0は、取り替えエンジンとキャッシュアクセス回路との 間で置換情報、データ項目(あるいは命令)およびアド レスを転送する取り替えバス32を介してキャッシュア クセス回路20に接続されている。取り替えエンジン3 0はそれ自体主メモリ6に接続されている。

【0021】取り替えエンジン30は、アドレス変換バッファ10から、主メモリ6の項目の実ページアドレスおよびラインインページアドレスを含む全実アドレス34を受け取る。取り替えエンジン30は、4ビットバス上のアドレス変換バッファ10から区分表示子をも受け取る。区分表示子の機能は以下に記載されている通りである。

【0022】最後に、取り替えエンジン30は、以下により明確に記載されているようにルックアップ回路12で発生される、ライン38上のミス信号を受け取る。【0023】ここに記載されているキャッシュメモリ22は、直接マッピングキャッシュである。すなわち、このキャッシュメモリ22は複数のアドレス指定可能な記憶位置を有し、各位置は、キャッシュの1行を構成する。各行は、主メモリからの項目およびこの項目の主メモリのアドレスを含んでいる。各行は、この行に記憶さ

れたデータ項目の主メモリのアドレスの最下位ビットを示す多数のビットによって構成される行アドレスによって構成される行アドレスによってアドレス指定可能である。例えば、8行を有するキャッシュメモリの場合、各行アドレスは、これらの行を独自に識別するための3ビットの長さである。例えば、キャッシュの第2行は行アドレス001を有するので、ビット001で終わるアドレスを有する主メモリからの任意のデータ項目を主メモリに保持することができる。明らかに、主メモリでは、多数のこのようなアドレスの行に保持される多数のデータ項目がある。もちろん、キャッシュメモリは、毎回この行に唯一のデータ項目を保持することができる。

【0024】次に、図1に示されたコンピュータシステ ムの動作について説明するが、あたかも区分表示子が存 在しないようである。CPU2は、主メモリのアドレス を使用して主メモリ6からの項目を要求し、このアドレ スをアドレスバス4上に伝送する。仮想ページ番号は、 それを所定の仮想/実ページ変換アルゴリズムに従って 実ページ番号14に変換するアドレス変換バッファ10 に供給される。実ページ番号14は、CPU2によって 伝送された最初のアドレスのページ番号のライン4 aと ともにルックアップ回路12に供給される。ラインイン ページアドレスは、キャッシュメモリ22をアドレス指 定するためにキャッシュアクセス回路20によって使用 される。ラインインページアドレスは、キャッシュメモ リ22の行アドレスに等しい、メモリの主アドレスの (必ずしもエンドビットを含まない) 最下位数ビットの セットを含んでいる。データ項目(あるいは命令)およ びデータ項目 (あるいは命令) のアドレスである、ペー ジアドレスの行によって識別される行アドレスのキャッ シュメモリの内容は、ルックアップ回路12に供給され る。そこで、キャッシュメモリから引き出されたアドレ スの実ページ番号は、アドレス変換バッファ10から供 給された実ページ番号と比較される。これらのアドレス が一致するならば、ルックアップ回路はヒットを示し、 このヒットによってキャッシュメモリのこの行に保持さ れたデータ項目はデータバス8に沿ってCPUに戻され る。しかしながら、キャッシュメモリ22のアドレス指 定された行に保持されたアドレスの実ページ番号がアド レス変換バッファ10から供給された実ページ番号に一 致しないならば、ミス信号は取り替えエンジン30のラ イン38上に発生される。バス34上のアドレス変換バ ッファ10から供給される実アドレスを使用して、主メ モリ6から正しい項目を引き出すことは取り替えエンジ ン30のタスクである。主メモリ6から1度フェッチさ れたデータ項目は、取り替えバス32を介してキャッシ ュアクセス回路20に供給され、主メモリのアドレスと ともにキャッシュメモリ22にロードされる。データ項 目そのものはデータバス8に沿ってCPUにも戻される

ので、CPUは実行し続けることができる。上記に概略されるような直接マッピングキャッシュメモリでは、主メモリ6から呼び出されるデータ項目およびそのアドレスは、データ項目がチェックするために最初にアクセスされた記憶位置にロードされることは明らかである。すなわち、データ項目は、主メモリのラインインページアドレスの最下位数ピットのセットに一致する行アドレスを有するデータ項目を受け入れることができる唯一の記憶位置に上書きされる。もちろん、キャッシュメモリに最初に記憶されたデータ項目のページ番号およびいまキャッシュメモリにロードされるべきデータ項目は異なっている。この「1対1のマッピング」はキャッシュの有用性を制限する。

【0025】より大きな柔軟性をキャッシュシステムに 提供するために、nウェイ・セット・アソシアティブ・ キャッシュが開発された。4ウェイ・セット・アソシア ティブ・キャッシュは図2に示されている。キャッシュ メモリは4つのバンクB1, B2, B3, B4に分割さ れる。このバンクは、図2の1行に対して概略的に示さ れているように、一般に共有行アドレスによって行方向 にアクセスされる。しかしながら、この行は4つのキャ ッシュエントリ、すなわち各バンクに対して1つのキャ ッシュエントリを含んでいる。バンクB1に対するキャ ッシュエントリは、バス26a上に出力され、バンクB 2に対するキャッシュエントリは、バス26 b上に出力 され、バンクB3およびB4に対しても同様である。し たがって、これは、1行アドレス (あるいはページアド レスの行) に対して4つのキャッシュエントリを可能に する。行がアドレス指定される度に、4つのキャッシュ エントリが出力され、そのアドレスの実ページ番号は、 アドレス変換バッファバッファ10から供給された実ペ ージ番号と比較され、どのエントリが正しいエントリで あるかを決定する。キャッシュに試みられたアクセスの 際にキャッシュミスがあるならば、取り替えエンジン3 0は、主メモリから要求された項目を引き出し、例え ば、特定の項目がどれくらいの長さキャッシュに保持さ れているか、あるいはシステムの他のプログラムパラメ ータに基づいている取り替えアルゴリズムに従って、バ ンクの中の1つの正しい行に要求された項目をロードす る。このような置換アルゴリズムは公知であり、ここで はこれ以上の説明は省略する。

【0026】それにもかかわらず、nウェイ・セット・アソシアティブ・キャッシュ(ここでは、nはバンク数であり、図2の4に等しい)は、単一の直接マッピングシステムの改良であるかぎり、なお汎用性がなく、より重要なことはキャッシュの動作を適切に予測できないことである。

【0027】ここに記載されたシステムは、より汎用性 のあるキャッシュ取り替えシステムによってキャッシュ メモリのコンピュータ使用の最適化を可能にするキャッ シュ分割機構を備えている。

【0028】図3は、図1のコンピュータを使用するC PU2の概略ブロック図である。CPU2は、メモリバ ス4を介してメモリをアドレス指定し、データバス8を 介してデータおよび命令を引き出すことができるフェッ チ回路17に接続されている実行回路15を備えてい る。汎用レジスタ7のセットは、プロセスを実行する際 に使用するためのデータおよび命令を保持する実行回路 15に接続されている。さらに、参照番号9、11およ び13によって示される特別レジスタのセットが備えら れている。任意の数の専用レジスタがあってもよく、例 として、レジスタ11は、現在実行されているコードの ラインを識別する命令ポインタを保持する。さらに、特 殊レジスタ9は、CPU2によって実行されているプロ セスの状態を規定するスレッド状態ワードを保持する。 実行回路15は、毎回1プロセスあるいは命令のシーケ ンスを実行することができる。しかしながら、実行回路 15は、同様にこのプロセスに割り込み、第1のプロセ スが実行し終える前に別のプロセスを実行し始める。実 行回路15によって現在実行されるプロセスに割り込む ことができる多くの理由がある。1つは、より高い優先 順位の割り込み処理が直ちに実行されることである。も う一つは、実行されている処理が現在長い待ち時間でデ ータを待っているので、第1の処理がこのデータを待っ ている間、その後の処理を実行し始めることは実行回路 にとってより効率的であることである。データが受け取 られた場合、第1のプロセスを実行するために再スケジュールすることができる。並行処理の実行は、それ自体は公知であり、処理ハンドラ19によって管理される。【0029】各処理は、いわゆる制御の「スレッド」の下で実行される。スレッドは下記の状態を有する。すなわち、この処理において、スレッドがどこに進むかを示している命令ポインタ、この処理が次にどこに分岐するかを示すジャンプポインタ、直ちにアクセスできる値を含んでいる汎用レジスタ7のセット、仮想アドレス/物理アドレスのマッピング、仮想アドレスによりアクセス可能なメモリの内容、および、スレッドおよび任意の他の値によってこのような浮動小数点丸めモード、スレッドがカーネル特権を有しているかどうか等をアクセスできる制御レジスタ。

【0030】上記の状態のいくつかは、ここではスレッド状態ワードと呼ばれ、スレッド状態ワードレジスタ9に保持されている小さい値のセットで指定される。スレッド状態ワードは、特に下記についての情報を保持する。スレッドがカーネルモードにあるか否か、スレッドはどの仮想アドレス空間にアクセスできるか、浮動小数点フラグ、トラップイネーブルおよびトラップモード、デバッグ情報、およびトラップ最適化情報。

【0031】スレッド状態ワードのフォーマットは表 I に規定されている。

【表1】

表Ⅰ

| 名    | 前      | ピット*  | サイズ | 説 明                    |  |  |
|------|--------|-------|-----|------------------------|--|--|
| TSV. | FPFLAG | 0~7   | 8   | 浮助小数点例外フラグ             |  |  |
| TSV. | FPTRAP | 8~15  | 8   | 浮動小数点例外トラップ            |  |  |
| TSV. | FPRODE | 16~19 | 4   | 浮動小数点モード               |  |  |
|      |        | 20~31 |     | 予備                     |  |  |
| TST  | USER   | 32    | 1   | カーネルモード (0) ユーザモード (1) |  |  |
| TST. | SINGLE | 3 3   | 1   | 単一ステップモード              |  |  |
| TST  | . TLB  | 3 4   | 1   | 第1のレベルTLBミスハンドラ表示子     |  |  |
| TST. | VATCH  | 3 5   | 1   | イネーブルされた監視ポイント         |  |  |
| TST. | ENABLE | 36    | 1   | トラップイネーブル              |  |  |
|      |        | 37~47 | 11  | 予備                     |  |  |
| TSV. | GROUP  | 48~55 | 8   | グループ番号                 |  |  |
|      |        | 56~63 |     | 予備                     |  |  |
|      |        |       |     |                        |  |  |

【0032】表Iから分かるように、スレッド状態は、 8ビットのグループ番号を含んでいる。これは、キャッシュ区分を割り当てる区分表示子を発生するために下記 に記載されるように示される。

【0033】 ここに記載されたシステムのアドレス変換 バッファ10では、各TLBエントリは、仮想ページ番号、実ページ番号および情報シーケンスに関連付けた。 情報シーケンスは公知であり、ここにこれ以上説明されていない方法でメモリのアドレスについてのいろいろな情報を含んでいる。しかしながら、現在説明されているシステムによれば、情報シーケンスは、グループ番号および仮想ページ番号によって決まる区分表示子を発生する区分コードをさらに含んでいる。これは、図4に概略図で示されている。ここでは、VPは仮想ページ番号を

示し、RPは実ページ番号を示し、GNがグループ番号を示し、INFOが情報シーケンスを示している。記載されている実施の形態では、PIは4ビットの長さである。

【0034】したがって、情報シーケンスINFOのビ ット0~3は区分表示子を構成する。区分表示子は、デ ータ項目がキャッシュメモリ22に最初にロードされる ときにデータ項目を入れることができる区分に関する情 報を示している。図2に示されたキャッシュ構造に関し て、各区分はキャッシュの1バンクを構成することがで きる。区分表示子において、各ビットはバンクの中の1 つを参照する。区分表示子のビットjの1の値は、この ページのデータを区分」に入れることができないことを 意味する。ビット」の0の値は、このページのデータを 区分うに入れることができることを意味する。データ は、区分表示子の2ビット以上に0を有することによっ て2つ以上の区分に入れることができる。全て0である 区分表示子によって、データはキャッシュの任意の区分 に入れることができる。全て1である区分表示子によっ て、任意のデータ項目は、キャッシュメモリにロードす ることができない。これは、例えば、キャッシュの内容 を "凍結" するために、例えば診断目的のために使用す ることができる。

【0035】図4に示された例では、区分表示子は、主メモリにこの実ページ番号を有するデータ項目の置換がバンクB1あるいはB3を使用することができず、バンクB2あるいはB4が使用可能であることを示している。

【0036】2つ以上のバンクをページに割り当てることは事実上可能である。この場合、ラインインページアドレスがキャッシュに対して行アドレスよりも多くのビットを有するならば、区分はkウェイ・セット・アソシアティブ・キャッシュとして動作する。ここで、k個の区分は1ページに割り当てられる。したがって、記載された例では、図4の処理はバンクB2およびB4を使用することができる。しかしながら、この処理はバンクB1およびB3を使用することができない。

【0037】区分情報は、キャッシュルックアップで使用されないで、キャッシュ置換あるいは取り替えにだけ使用される。このように、キャッシュアクセスは、キャッシュメモリのどこにも保持されるデータ項目を探索できるのに対して、置換は、このページアドレスのために許可された区分にデータを置換するだけである。

【0038】図5は、取り替えエンジン30の内容をより詳細に示している。取り替えバス32は、3つの別個のバス、データバス32a、アドレスバス32bおよび置換情報を伝達するバス32cとして図4に示されている。データバスおよびアドレスバス32aおよび32cは、メモリバス54を介して主メモリをアクセスするメモリアクセス回路50に供給される。置換情報は、実ア

ドレス34、バス36上の区分表示子PIおよびミス信号38も受け取る決定回路52に供給される。決定回路52は、主メモリにアクセスされたデータが置かれるべきキャッシュの適切な区分を決定する。

【0039】ここに記載されたキャッシュ分割機構は特 に多重タスクCPUに有用である。多重タスクプロセッ サは、2つ以上の処理を「同時に」実行することができ る。実際には、プロセッサは処理の一部を実行し、この 処理が何かの理由で、多分続けるためのデータあるいは スティミュラスの要求で停止されると、プロセッサは直 ちに他の処理を実行し始める。したがって、プロセッサ は、個別処理を続けるためのデータあるいはスティミュ ラスを待って中止することができるときさえ常に作動し ている。図6は、このような状態を概略図で示してい る。図6の左側には、プロセッサが異なるP1、P2、 P3, P4を実行することを引き受けることができるシ ーケンスが示されている。これらの処理が、そのデータ がメモリに保持されることを予想できる場合の図が、図 5の右側に示されている。したがって、処理P1のため のデータはページ0に保持されている。処理P2のため のデータはページ1およびページ2に保持されている。 処理P3およびP4のためのデータはページ3を共有す る。この例では、プロセッサは、第1の処理のシーケン スP1、第1の処理のシーケンスP2、第2の処理のシ ーケンスP1、第2の処理のシーケンスP2を実行し、 それから第1の処理のシーケンスP3を実行する。第2 の処理のシーケンスP1が実行された場合、処理P1は プロセッサによって完全に実行された。従来のキャッシ ュシステムでは、一旦プロセッサが第1の処理のシーケ ンスP2を実行し始め、このようにページ1からのアク セスを要求すると、これらのラインのデータ項目および 命令は0ページからの予め記憶された記憶項目および命 令をキャッシュで置換することは容易に明らかである。 しかしながら、、第2の処理のシーケンスP1が実行さ れると、これらはまもなく再び要求することができる。 【0040】ここに記載されているキャッシュ分割機構 は、これから生じる得るタイミング遅れおよび不正確さ を避ける。図7は、プロセッサが処理P1を実行してい る間のキャッシュの分割およびプロセッサが実行P3等 にスイッチする場合の分割の変化を示している。図6 は、各々の場合に対するTLBキャッシュ区分表示子も 示している。したがって、図5は、プロセッサが処理P 1およびP2を実行している間の分割されたキャッシュ を左側に示している。処理P1はキャッシュのバンクB 1およびB2を使用することができるが、バンクB3お よびB4を使用することはできない。反対に、処理P2 はバンクB3およびB4を使用することができるが、バ ンクB1およびB2を使用することはできない。これは TLBエントリで分かる。すなわち、処理P1は、バン クB1およびB2をアクセスすることができるが、バン

クB3およびB4にアクセスできないキャッシュ区分表 示子を有する。処理P2は、バンクB3およびB4にアクセスすることができるが、バンクB1おB2にアクセスできないキャッシュ区分表示子を有する。処理P3は、キャッシュにアクセスすることを防止するキャッシュ区分表示子を有する。したがって、処理P3からのデータ項目をキャッシュにロードしようとするプロセッサによるいかなる試みも禁止される。しかしながら、プロセッサは、処理P1を実行し終えるまで、処理P3のいかなる部分も実行するつもりはないために、これは不利なことではない。プロセッサが何らかの理由でP3を実行しなければならないならば、唯一の不利な面は、プロセッサがダイレクトメモリからそのアクセスを行わなければならなく、キャッシュを使用できないことである。

【0041】処理P1が実行し終えた場合、プロセッサ は、キャッシュ区分表示子を変えることができるように カーネルモードを要求することができる。これが行われ る方法は、分割機構が実行される方法で決まる。前述の 例の場合、区分コードは任意の他のTLBエントリと同 様にTLBにセットすることができる。このように、区 分コードはCPU 2で実行するカーネルモードソフトウ ェアによって通常セットされる。しかしながら、ユーザ は、キャッシュ区分が変えられるべきであることを要求 することによって区分を変えることができる。この場 合、CPU2は、要求を実行するためにカーネルモード に変え、それに応じてTLBエントリを変え、それから ユーザモードに戻し、ユーザは継続することができる。 したがって、ユーザは、キャッシュの分割動作を変える ことができるので、これまで可能であったよりも非常に 大きな柔軟性をもたらす。この変化は図6の右側に示さ れている。したがって、次にキャッシュ区分表示子は、 処理P1がキャッシュをともかく使用することを防止す るが、キャッシュ区分表示子がキャッシュのこれらのバ ンクにアクセスできるように処理P3およびP4のため のキャッシュ区分表示子を変えることによってバンクB 1およびB2を処理P3およびP4に割り当てる。この ように、プロセッサが処理P3を実行することを予想し ている場合、プロセッサは今やキャッシュ機構を有す る。

【0042】したがって、並行処理がデータキャッシュから他の各データを追い出すことを防止するシステムが前述された。すなわち、この処理はデータキャッシュ区分をばらばらにするようにマッピングされる。これは、それの独自の専用データキャッシュに各処理を有効的にもたらす。これは両方の処理に使用可能なデータキャッシュ空間量を減少させるが、それによってその動作は正確に予測するのが非常に容易になる。ここに記載されているシステムの結果は図9に示されている。

【0043】ここに記載されているシステムが特に有用

である他の領域は性能に重要なルーチンの実行にある。その性能がシステムの全性能に絶対的に重要である若干のルーチンがある。これの適切な例は、呼び出される場合、保証された(通常短い)時間の長さに効果を生じなければならない割り込みサービスルーチンであってもよい。これらの場合、キャッシュ区分は、これらの重要なルーチンに必要なデータおよびコードのためのデータキャッシュおよび命令キャッシュの両方に取っておかれる。したがって、命令キャッシュおよびデータキャッシュの残りは残りの処理の中で分配することができる。図10は、可能な配置を示している。図10では、データキャッシュの1つの4キロバイトを動作に重要な割り込みサービスルーチンのために取っておく例が示されている。

【0044】本発明が上記に詳述された実施の形態に限定されないことは明らかである。いくつかの特定の可能な変更は後述されるが、これは本発明の範囲内で可能である包括的な変更のリストではない。

【0045】上記の実施の形態では、アドレスバス4上のCPUによって発されるアドレスは、仮想ページ番号4bおよびラインインページ4aに分割される。しかしながら、本発明は、全仮想アドレスがCPUからキャッシュのためのルックアップ回路に送られている場合に使用することもできる。反対に、本発明は、CPUが実アドレスを直接にルックアップ回路に発する場合にも適用可能である。重要なことは、キャッシュ区分表示子が実行されている特定の処理と関連して提供されていることである。

【0046】上記の実施の形態では、単一のキャッシュアクセス回路20は、ルックアップおよび取り替えの両方に関してキャッシュをアクセスするように示されている。しかしながら、キャッシュに取り替えのための付加アクセスボートを装備することも可能なので、ルックアップおよび取り替えはキャッシュメモリ22のための異なるアクセスポートによって行われる。

【0047】上述の実施の形態では、取り替えエンジン30およびキャッシュアクセス回路20は個別ブロックで示されている。しかしながら、その機能を組み合わせてルックアップおよび取り替えの両方を実行する単一のキャッシュアクセス回路にすることも可能である。

【0048】下記は、特定の処理と関連して区分表示子を発生するのに可能な代替例を示すものである。

【0049】1つの代替例では、区分表示子は、スレッド状態ワードTSWに直接入れられる。記載されたスレッド状態ワードの場合、これは、TSWの現在予備の56~59を新しいフィールドTSW、PIに割り当てることによって行うことができる。それから、TSW、PIの値は、CPUから直接取り替えエンジン30に送られる。これは、TLB10からよりもむしろCPU2から直接区分表示子を取り替えエンジン30に接続するた

めに図1に示されたアーキテクチャの修正を必要とする。これを実施するために、新しいスレッド状態ワード TSWは実行される次のスレッドのためにロードされる場合、区分表示子PIが変えられる。これは、スレッド 状態ワードのパラメータをセットする特定の設定命令で行うことができる。

【0050】他の実施の形態では、仮想アドレスを使用 しないでグループ番号を区分表示子PIにマッピングす るアドレス変換バッファ10にテーブルを備えることが できる。これは、区分表示子をもたらすグループ番号に よって索引付けられたテーブルあるいは一致グループの ための区分表示子をもたらすグループ番号/区分表示子 対を有するテーブルを備えることによって行うことがで きる。この場合、図1のアーキテクチャは変わらない が、異なるテーブルはアドレス変換バッファ10で必要 である。これを実施する場合、区分表示子は、2つのオ ペランド、すなわち変えられる制御レジスタ番号および その新しい値を有する "put"命令を使用して変える ことができる。全ての制御レジスタは、この命令を使用 してこのレジスタにアクセスするために使用することが できる番号を割り当てられるので、グループ番号/区分 表示子テーブルの各エントリは独自の制御レジスタ番号 を有する。

### [0051]

【発明の効果】本発明によれば、複数の並行処理を実行するプロセッサに対してより大きな予測可能性のあるキャシング動作をもたらすキャッシュシステムを提供することができる。

#### 【図面の簡単な説明】

本発明をより完全に理解し、同様に本発明を実行できる方法を示すために、いま例として添付図面が参照され

3.

【図1】キャッシュシステムを組み込むコンピュータの ブロック図である。

【図2】4ウェイ・セット・アソシアティブ・キャッシュを示す略図である。

【図3】図1のCPUのブロック図である。

【図4】アドレス変換バッファのエントリの一例である。

【図5】取り替えエンジンのブロック図である。

【図6】多重タスクプロセッサの動作を示す図である。

【図7】図6のシステムのためのキャシング動作の変更 を示す図である。

【図8】未分割キャッシュを示す図である。

【図9】 本発明の有用なアプリケーションを示す図であ る。


【図10】本発明の有用なアプリケーションを示す図である。


### 【符号の説明】


- 2 CPU
- 6 主メモリ
- 7 レジスタバンク
- 10 アドレス変換バッファ (TLB)
- 12 ルックアップ回路
- 15 実行回路
- 17 フェッチ回路
- 19 処理ハンドラ
- 20 キャッシュアクセス回路
- 22 キャッシュメモリ
- 30 取り替えエンジン
- 50 メモリアクセス回路
- 52 決定回路

【図1】









【図10】

